CXL मेमोरी एक्सपैंशन: AI डेटा सेंटर्स में मेमोरी बाधाओं को तोड़ना
11 दिसंबर, 2025 को अपडेट किया गया
दिसंबर 2025 अपडेट: Microsoft नवंबर 2025 में पहले CXL-सुसज्जित क्लाउड इंस्टेंस लॉन्च कर रहा है। CXL 4.0 स्पेसिफिकेशन बैंडविड्थ को दोगुना करके 128GT/s कर रहा है। CXL मार्केट 2028 तक $15B तक पहुंचने का अनुमान ($12B+ CXL के पीछे DRAM)। CXL-सक्षम KV cache 21.9x थ्रूपुट सुधार, प्रति टोकन 60x कम ऊर्जा प्रदान कर रहा है। 2025 में कमर्शियल CXL पूल 100TiB तक पहुंच रहे हैं।
मेमोरी बाधाएं AI परफॉर्मेंस को मार देती हैं। बड़े लैंग्वेज मॉडल्स नियमित रूप से KV cache के लिए अकेले 80 से 120GB प्रति GPU से अधिक हो जाते हैं, यहां तक कि सबसे महंगे HBM-सुसज्जित एक्सेलेरेटर्स को भी अभिभूत कर देते हैं।¹ Compute Express Link (CXL) मेमोरी एक्सपैंशन टेक्नोलॉजी सर्वर्स को CPU-अटैच्ड DRAM सीमाओं से परे मेमोरी पूल्स तक पहुंच सक्षम करके मेमोरी क्षमता संकट को सीधे संबोधित करती है। Microsoft के नवंबर 2025 में इंडस्ट्री के पहले CXL-सुसज्जित क्लाउड इंस्टेंस लॉन्च करने और CXL 4.0 स्पेसिफिकेशन के बैंडविड्थ को 128GT/s तक दोगुना करने के साथ, डिसएग्रीगेटेड मेमोरी आर्किटेक्चर रिसर्च कॉन्सेप्ट से प्रोडक्शन रियलिटी में बदल रहे हैं।²
मार्केट इस तत्परता को दर्शाता है। CXL मार्केट रेवेन्यू अनुमान 2028 तक $15 बिलियन तक पहुंचते हैं, जिसमें CXL के पीछे DRAM के उस कुल का $12 बिलियन से अधिक होने की उम्मीद है।³ बड़े पैमाने पर AI इंफ्रास्ट्रक्चर डिप्लॉय करने वाले संगठनों के लिए, CXL मेमोरी एक्सपैंशन क्षमताओं को समझना यह निर्धारित करता है कि सिस्टम निरंतर हार्डवेयर अपग्रेड के बिना अगली पीढ़ी के वर्कलोड को संभाल सकते हैं या नहीं।
CXL मेमोरी एक्सपैंशन वास्तव में कैसे काम करता है
CXL एक cache-coherent इंटरकनेक्ट प्रोटोकॉल के रूप में काम करता है जो स्टैंडर्ड PCIe फिजिकल लेयर्स पर चलता है। यह टेक्नोलॉजी CPU caches और एक्सटर्नल मेमोरी डिवाइसेस के बीच पूर्ण coherency बनाए रखती है, जिससे एप्लिकेशन्स CXL-अटैच्ड मेमोरी को लोकल DRAM के समान प्रोग्रामिंग मॉडल के साथ एक्सेस कर सकती हैं।⁴ तीन प्रोटोकॉल सब-टाइप्स विभिन्न डिवाइस इंटरैक्शंस को हैंडल करते हैं: CXL.io PCIe-स्टाइल ट्रांजैक्शंस मैनेज करता है, CXL.cache डिवाइसेस को होस्ट मेमोरी cache करने में सक्षम बनाता है, और CXL.mem होस्ट्स को डिवाइस-अटैच्ड मेमोरी एक्सेस करने की अनुमति देता है।⁵
मेमोरी एक्सपैंडर डिवाइसेस, जिन्हें CXL Type-3 के रूप में नामित किया गया है, DDR5 मॉड्यूल्स को PCIe स्लॉट्स या EDSFF फॉर्म फैक्टर्स के माध्यम से सर्वर्स से कनेक्ट करती हैं। आधुनिक CXL कंट्रोलर्स डायरेक्ट-अटैच्ड DRAM की तुलना में लगभग 70 नैनोसेकंड की लेटेंसी जोड़ते हैं।⁶ हालांकि यह पर्याप्त है, CXL मेमोरी लेटेंसी NVMe स्टोरेज से 20x से 50x तेज है, जो फास्ट होस्ट मेमोरी और स्लो डिस्क एक्सेस के बीच एक महत्वपूर्ण परफॉर्मेंस टियर भरती है।⁷
स्पेसिफिकेशन इवोल्यूशन तेजी से बढ़ा। CXL 2.0 ने मेमोरी पूलिंग पेश की, जिससे मल्टीपल होस्ट्स अलग-अलग एलोकेशंस के साथ कॉमन मेमोरी डिवाइसेस एक्सेस कर सकते हैं।⁸ CXL 3.0 ने ट्रू शेयर्ड मेमोरी सक्षम की, जहां मल्टीपल होस्ट्स एक साथ समान मेमोरी सेगमेंट को कंसिस्टेंट डेटा व्यूज के साथ एक्सेस करते हैं।⁹ नवंबर 2025 में CXL 4.0 की रिलीज ने बैंडविड्थ को 64GT/s से 128GT/s तक दोगुना किया जबकि 256-byte FLIT फॉर्मेट बनाए रखा, जो नए बंडल्ड पोर्ट्स फीचर के माध्यम से x16 लिंक्स पर 1.536TB/s तक की कुल बाइडायरेक्शनल बैंडविड्थ सक्षम करता है।¹⁰
मेमोरी पूलिंग सर्वर इकोनॉमिक्स को बदल रही है
पारंपरिक सर्वर आर्किटेक्चर ऑपरेटर्स को कठिन ट्रेडऑफ्स में धकेलते हैं। मेमोरी आवश्यकताएं वर्कलोड्स के बीच नाटकीय रूप से भिन्न होती हैं, फिर भी सर्वर्स फिक्स्ड DRAM कॉन्फिगरेशंस के साथ शिप होते हैं। 2022 में मेमोरी सर्वर वैल्यू का औसतन लगभग 30% थी और अनुमान उस आंकड़े को 2025 तक 40% से ऊपर धकेलते हैं।¹¹ संगठन नियमित रूप से पीक लोड्स को हैंडल करने के लिए मेमोरी ओवरप्रोविजन करते हैं, जिससे औसत उपयोग अवधि के दौरान महंगा DRAM फंसा रहता है।
CXL मेमोरी पूलिंग समीकरण को मौलिक रूप से बदल देती है। मल्टीपल सर्वर्स सेंट्रलाइज्ड मेमोरी पूल्स तक एक्सेस शेयर करते हैं, रियल-टाइम वर्कलोड डिमांड्स के आधार पर डायनामिकली कैपेसिटी एलोकेट करते हैं। Microsoft ने पाया कि CXL-बेस्ड मेमोरी पूलिंग अपनाने से कुल आवश्यक मेमोरी लगभग 10% कम हो सकती है, जिससे ओवरऑल सर्वर कॉस्ट में 5% की कमी होती है।¹² SMART Modular Technologies का अनुमान है कि CXL add-in कार्ड्स के साथ सस्ते DIMMs को पेयर करने से 1TB मेमोरी कॉन्फिगरेशंस के लिए अधिक RAM सपोर्ट करने वाले CPUs में अपग्रेड करने की तुलना में 40% तक की बचत होती है।¹³
हाइब्रिड DRAM-CXL सिस्टम्स कम्प्रेशन और एफिशिएंट पूलिंग के माध्यम से मेमोरी कॉस्ट 50% कम करते हुए प्योर DRAM सेटअप्स का 95-100% थ्रूपुट हासिल करते हैं।¹⁴ HBM डिमांड के DRAM प्रोडक्शन कैपेसिटी खपत करने के कारण मेमोरी प्राइसेज के ऊंचे बने रहने से इकोनॉमिक केस मजबूत होता है। बढ़ती DRAM कॉस्ट एंटरप्राइजेज को महंगे मेमोरी अपग्रेड्स के विकल्प के रूप में मेमोरी एफिशिएंसी सॉफ्टवेयर और CXL-बेस्ड एक्सपैंशन सॉल्यूशंस की ओर धकेलती है।¹⁵
AI इन्फरेंस वर्कलोड्स CXL एडॉप्शन को बढ़ा रहे हैं
लार्ज लैंग्वेज मॉडल इन्फरेंस विस्तारित मेमोरी कैपेसिटी के लिए सबसे दबाव वाली मांग पैदा करता है। KV cache स्टोरेज आवश्यकताएं कॉन्टेक्स्ट लेंथ के साथ लीनियरली स्केल होती हैं, और मल्टी-मिलियन टोकन कॉन्टेक्स्ट्स सपोर्ट करने वाले आधुनिक मॉडल्स cache साइज जनरेट करते हैं जो GPU मेमोरी को पूरी तरह से एक्सीड कर जाते हैं। रिसर्च दर्शाती है कि CXL-सक्षम KV cache मैनेजमेंट बेसलाइन इम्प्लीमेंटेशंस की तुलना में 21.9x तक थ्रूपुट इम्प्रूवमेंट, प्रति टोकन 60x कम एनर्जी, और 7.3x बेहतर टोटल कॉस्ट एफिशिएंसी प्रदान करता है।¹⁶
XConn Technologies और MemVerge ने Supercomputing 2025 में डेमॉनस्ट्रेट किया कि कैसे AI इन्फरेंस वर्कलोड्स GPUs और CPUs में डायनामिकली मैसिव KV cache रिसोर्सेज को ऑफलोड और शेयर कर सकते हैं। डेमॉनस्ट्रेशन ने SSD-बेस्ड कैशिंग या RDMA-बेस्ड KV cache ऑफलोडिंग की तुलना में 5x से अधिक परफॉर्मेंस इम्प्रूवमेंट हासिल किया।¹⁷ नेटवर्क-बेस्ड अल्टरनेटिव्स की तुलना में, CXL मेमोरी पूल ने इन्फरेंस वर्कलोड्स के लिए 200G RDMA पर 3.8x स्पीडअप और 100G RDMA पर 6.5x स्पीडअप हासिल किया।¹⁸
100TiB तक पहुंचने वाले कमर्शियल CXL मेमोरी पूल्स 2025 में उपलब्ध हो गए, जिसमें 2026 के लिए और भी बड़े डिप्लॉयमेंट्स प्लान्ड हैं।¹⁹ Astera Labs ने OCP Global Summit 2025 में डेमॉनस्ट्रेट किया कि कैसे Leo CXL Smart Memory Controllers AI इंफ्रास्ट्रक्चर बॉटलनेक्स को एलिमिनेट करते हैं, CXL के साथ 3x कंकरेंट LLM इंस्टेंसेस हायर थ्रूपुट पर और 3x लोअर लेटेंसी हासिल करते हैं।²⁰ SK Hynix ने एक मेमोरी-सेंट्रिक AI मशीन शोकेस की जो पारंपरिक नेटवर्किंग के बिना मल्टीपल सर्वर्स और GPUs को कनेक्ट करती है, CXL पूल्ड मेमोरी टेक्नोलॉजी के माध्यम से डिस्ट्रीब्यूटेड इन्फरेंस टास्क्स सपोर्ट करती है।²¹
इन्फरेंस के अलावा, CXL मेमोरी एक्सपैंशन रिकमेंडेशन सिस्टम्स, इन-मेमोरी डेटाबेसेस, और ग्राफ एनालिटिक्स को लाभ पहुंचाती है। Micron का H3 Falcon CXL-बेस्ड डिसएग्रीगेटेड मेमोरी सिस्टम ग्राफ डेटाबेसेस के लिए 20x तक परफॉर्मेंस गेन्स प्रदान करता है।²² AMD EPYC 5th Gen प्रोसेसर्स के साथ पेयर्ड Leo CXL कंट्रोलर्स डीप लर्निंग रिकमेंडेशन मॉडल्स के लिए 70% परफॉर्मेंस बूस्ट प्रदान करते हैं।²³
CXL कंट्रोलर लैंडस्केप
तीन वेंडर्स CXL मेमोरी कंट्रोलर प्रोडक्शन में डॉमिनेट करते हैं: Astera Labs, Montage Technology, और Microchip। उनके कंट्रोलर्स हर प्रमुख DRAM मैन्युफैक्चरर के मेमोरी मॉड्यूल्स को पावर देते हैं।
Astera Labs 2TB तक की मेमोरी कैपेसिटी प्रति कंट्रोलर सपोर्ट करने वाले CXL 2.0 के साथ Leo CXL Smart Memory Controllers के साथ मार्केट लीड करता है।²⁴ Leo CXL.mem, CXL.cache, और CXL.io प्रोटोकॉल्स इम्प्लीमेंट करता है, ऑपरेटिंग सिस्टम्स को एग्रीगेटेड मेमोरी प्रेजेंट करने के लिए हार्डवेयर इंटरलीविंग परफॉर्म करता है, और COSMOS मैनेजमेंट सूट के माध्यम से RAS फीचर्स प्रदान करता है।²⁵ A-Series add-in कार्ड्स प्लग-एंड-प्ले डिप्लॉयमेंट सक्षम करते हैं, जबकि E-Series और P-Series इम्प्लीमेंटेशंस कस्टम इंटीग्रेशन सपोर्ट करते हैं। Microsoft Azure का नवंबर 2025 CXL मेमोरी प्रीव्यू Leo कंट्रोलर्स का उपयोग करता है, जो CXL-अटैच्ड मेमोरी का इंडस्ट्री का पहला पब्लिक क्लाउड डिप्लॉयमेंट है।²⁶
Montage Technology ने दुनिया का पहला CXL Memory eXpander Controller (MXC) शिप किया और वर्तमान में Samsung, SK Hynix, और अन्य प्रमुख मेमोरी मैन्युफैक्चरर्स को कंट्रोलर्स सप्लाई करता है।²⁷ कंपनी का सितंबर 2025 CXL 3.1 कंट्रोलर (M88MX6852) x8 कॉन्फिगरेशंस पर 64GT/s तक की डेटा ट्रांसफर रेट्स हासिल करता है, 8000MT/s स्पीड्स पर ड्यूअल-चैनल DDR5 इंटीग्रेट करता है, और केवल 70ns लेटेंसी जोड़ता है।²⁸ 25mm x 25mm पैकेज EDSFF E3.S और PCIe add-in कार्ड दोनों फॉर्म फैक्टर्स सपोर्ट करता है।²⁹ Samsung और SK Hynix दोनों ने Montage MXC चिप्स का उपयोग करके CXL 2.0 कंप्लायंस टेस्टिंग पास की।³⁰
Microchip ने मेमोरी एक्सपैंशन और पूलिंग एप्लिकेशंस सपोर्ट करने वाले SMC 1000 8x25G कंट्रोलर के साथ CXL में एंट्री की। कंपनी मेमोरी बफर चिप्स और SPD hub कंट्रोलर्स के साथ अपने ब्रॉडर मेमोरी कनेक्टिविटी पोर्टफोलियो में CXL कैपेबिलिटीज इंटीग्रेट करती है।
प्रमुख वेंडर्स से मेमोरी मॉड्यूल प्रोडक्ट्स
Samsung की CMM-D (CXL Memory Module - DDR5) सीरीज कंपनी की प्रोडक्शन CXL लाइनअप का प्रतिनिधित्व करती है। CMM-D 2.0 128GB और 256GB कैपेसिटीज ऑफर करता है जिसमें 36GB/s तक की बैंडविड्थ, CXL 2.0 कंप्लायंस, और PCIe Gen 5 सपोर्ट है।³¹ Samsung CMM-D को एक्जिस्टिंग लोकल DIMMs के कॉम्प्लीमेंटरी के रूप में पोजीशन करता है, 50% तक मेमोरी कैपेसिटी एक्सपैंशन और 100% तक बैंडविड्थ इन्क्रीज का दावा करते हुए टोटल कॉस्ट ऑफ ओनरशिप कम करता है।³² 2025 में कस्टमर सैंपल्स शिप हुए, जिसमें CXL 3.1 वेरिएंट्स साल के अंत के लिए टारगेटेड हैं।³³
SK Hynix ने Supercomputing 2025 में मल्टीपल CXL मेमोरी प्रोडक्ट्स डेमॉनस्ट्रेट किए। CMM-DDR5 मेमोरी कैपेसिटी एक्सपैंड करने के लिए Montage कंट्रोलर्स के साथ पार्टनर करता है, जबकि CMM-Ax (CXL Memory Module Accelerator) कंप्यूट कैपेबिलिटीज को सीधे मेमोरी में इंटीग्रेट करता है।³⁴ SK Telecom के Petasus AI Cloud ने CMM-Ax डिप्लॉय किया, प्रैक्टिकल AI इंफ्रास्ट्रक्चर एप्लिकेशंस डेमॉनस्ट्रेट करते हुए।³⁵ SK Hynix CXL 3.0 और 3.1 के लिए प्रोप्राइटरी CXL कंट्रोलर्स प्रोड्यूस करने की तैयारी कर रहा है, थर्ड-पार्टी सिलिकॉन पर निर्भरता कम करते हुए।³⁶
Micron ने 96GB DDR5 कैपेसिटीज का उपयोग करके CXL 2.0-बेस्ड मेमोरी एक्सपैंशन मॉड्यूल्स रोलआउट किए।³⁷ कंपनी CXL मेमोरी को हाई-मार्जिन सर्वर मेमोरी सेगमेंट में Samsung और SK Hynix के साथ गैप क्लोज करने के लिए क्रिटिकल टेक्नोलॉजी के रूप में पोजीशन करती है। Micron का H3 Falcon सिस्टम ग्राफ डेटाबेस एक्सेलेरेशन के लिए Linux-सपोर्टेड FAMFS फाइल सिस्टम के साथ CXL-बेस्ड डिसएग्रीगेटेड मेमोरी को कंबाइन करता है।³⁸
Intel और AMD से सर्वर प्लेटफॉर्म सपोर्ट
AMD EPYC Genoa प्रोसेसर्स 2022 में नेटिव CXL Type-3 डिवाइस सपोर्ट के साथ आए, जिससे AMD को Intel पर मल्टी-ईयर हेड स्टार्ट मिला।³⁹ करंट EPYC 9005 Turin प्रोसेसर्स पूरी लाइनअप में CXL कम्पैटिबिलिटी मेंटेन करते हैं। परफॉर्मेंस बेंचमार्क्स सब्सटैंशियल गेन्स डेमॉनस्ट्रेट करते हैं: 5th Gen AMD EPYC के साथ Leo CXL कंट्रोलर्स रिकमेंडेशन मॉडल्स के लिए 70% परफॉर्मेंस इम्प्रूवमेंट्स और नेटिव DRAM परफॉर्मेंस के 95-100% मैचिंग हाइब्रिड मेमोरी आर्किटेक्चर्स सक्षम करते हैं।⁴⁰
Intel की CXL जर्नी अधिक कठिन साबित हुई। Fourth Gen Xeon Scalable "Sapphire Rapids" बेस CXL प्रोटोकॉल इम्प्लीमेंट करने के बावजूद CXL Type-3 डिवाइस सपोर्ट के बिना लॉन्च हुआ।⁴¹ ऑफिशियल Type-3 सपोर्ट 5th Gen "Emerald Rapids" के साथ लगभग एक साल पहले आया। Intel Xeon 6 प्रोसेसर्स में CXL Flat Memory Mode शामिल है, एक यूनीक कैपेबिलिटी जो परफॉर्मेंस सैक्रिफाइस किए बिना compute-to-memory रेशियो फ्लेक्सिबिलिटी बढ़ाती है।⁴² Microsoft ने Azure के CXL प्रीव्यू की घोषणा करते समय विशेष रूप से Flat Memory Mode कैपेबिलिटीज हाइलाइट कीं।⁴³
Intel Xeon 6 प्रोसेसर्स वाले Lenovo ThinkSystem V4 सर्वर्स E3.S 2T फॉर्म फैक्टर में CXL 2.0 मेमोरी सपोर्ट करते हैं।⁴⁴ Dell Technologies, HPE, ASUS, और Inventec सहित इंडस्ट्री लीडर्स CXL 3.0 के साथ अलाइन्ड प्लेटफॉर्म्स बनाते हैं, ब्रॉडर इकोसिस्टम एडॉप्शन की तैयारी करते हुए।⁴⁵ CXL के पीछे DRAM के अनुमान 2029 तक सर्वर DRAM का लगभग 10% तक पहुंचते हैं।⁴⁶
CXL 4.0 मल्टी-रैक भविष्य का चार्ट बनाता है
नवंबर 2025 CXL 4.0 स्पेसिफिकेशन रिलीज ट्रूली डिसएग्रीगेटेड डेटा सेंटर आर्किटेक्चर्स की नींव स्थापित करती है। PCIe 7.0 फिजिकल लेयर्स के माध्यम से बैंडविड्थ को 128GT/s तक दोगुना करना परफॉर्मेंस कंसर्न्स को एड्रेस करता है जिन्होंने पहले एडॉप्शन को सीमित किया था।⁴⁷ बंडल्ड पोर्ट्स मल्टीपल फिजिकल कनेक्शंस को सिंगल लॉजिकल अटैचमेंट्स में एग्रीगेट करते हैं, सिंपल सॉफ्टवेयर मॉडल्स मेंटेन करते हुए x16 कॉन्फिगरेशंस पर प्रत्येक दिशा में 768GB/s बैंडविड्थ (1.536TB/s टोटल) सक्षम करते हैं।⁴⁸
नेटिव x2 लिंक विड्थ सपोर्ट मेमोरी पूलिंग टोपोलॉजीज के लिए fan-out कैपेबिलिटीज बढ़ाता है। पिछले CXL वर्जन्स केवल लेन फेल्योर्स के लिए फॉलबैक मोड के रूप में x2 सपोर्ट करते थे; CXL 4.0 x4 से x16 विड्थ्स की तरह परफॉर्मेंस के लिए x2 को पूरी तरह से ऑप्टिमाइज करता है।⁴⁹ चार retimers तक के माध्यम से एक्सटेंडेड रीच सपोर्ट सिग्नल डीग्रेडेशन के बिना मल्टी-रैक कॉन्फिगरेशंस सक्षम करता है।⁵⁰
CXL 4.0 मल्टी-रैक सिस्टम्स 2026 के अंत से 2027 में डिप्लॉय हो सकते हैं।⁵¹ स्पेसिफिकेशन सभी पूर्व CXL वर्जन्स के साथ बैकवर्ड कम्पैटिबिलिटी मेंटेन करती है, एक्जिस्टिंग CXL 2.0 और 3.x इक्विपमेंट में इन्वेस्टमेंट्स प्रोटेक्ट करती है।⁵² 2025 के दौरान CXL 3.0 इकोसिस्टम मैच्योरिटी एक्सपेक्टेड होने के साथ, डेटा सेंटर्स 2026 तक ऐसे आर्किटेक्चर्स एडॉप्ट करना शुरू करेंगे जहां मेमोरी और कंप्यूट डिसएग्रीगेट, पूल, और डायनामिकली रीएलोकेट होते हैं।⁵³
CXL इंफ्रास्ट्रक्चर स्टैक बनाना
CXL मेमोरी एक्सपैंशन डिप्लॉय करने के लिए इकोसिस्टम कोऑर्डिनेशन की आवश्यकता होती है जो
[अनुवाद के लिए कंटेंट ट्रंकेटेड]
