توسيع ذاكرة CXL: كسر حاجز الذاكرة في مراكز بيانات الذكاء الاصطناعي

آخر تحديث: 11 ديسمبر 2025

تحديث ديسمبر 2025: مايكروسوفت تطلق أول نسخ سحابية مزودة بتقنية CXL في نوفمبر 2025. مواصفات CXL 4.0 تضاعف عرض النطاق الترددي إلى 128GT/s. سوق CXL متوقع أن يصل إلى 15 مليار دولار بحلول 2028 (أكثر من 12 مليار دولار من ذاكرة DRAM خلف CXL). ذاكرة التخزين المؤقت KV المدعومة بـ CXL تحقق تحسيناً في الإنتاجية بمقدار 21.9 ضعف، وانخفاضاً في استهلاك الطاقة لكل رمز بمقدار 60 ضعف. مجمعات CXL التجارية تصل إلى 100 تيرابايت في 2025.

اختناقات الذاكرة تقتل أداء الذكاء الاصطناعي. نماذج اللغة الكبيرة تتجاوز بشكل روتيني 80 إلى 120 جيجابايت لكل وحدة معالجة رسومية لذاكرة التخزين المؤقت KV وحدها، مما يُرهق حتى أغلى المسرعات المزودة بذاكرة HBM.¹ تقنية توسيع ذاكرة Compute Express Link (CXL) تعالج بشكل مباشر أزمة سعة الذاكرة من خلال تمكين الخوادم من الوصول إلى مجمعات الذاكرة التي تتجاوز حدود ذاكرة DRAM المتصلة بوحدة المعالجة المركزية. مع إطلاق مايكروسوفت لأول نسخ سحابية مزودة بـ CXL في نوفمبر 2025 ومواصفات CXL 4.0 التي تضاعف عرض النطاق الترددي إلى 128GT/s، تنتقل معماريات الذاكرة المفككة من مفهوم بحثي إلى واقع إنتاجي.²

السوق يعكس هذه الضرورة الملحة. توقعات إيرادات سوق CXL تصل إلى 15 مليار دولار بحلول 2028، مع توقع أن تشكل ذاكرة DRAM خلف CXL أكثر من 12 مليار دولار من هذا الإجمالي.³ بالنسبة للمؤسسات التي تنشر بنية تحتية للذكاء الاصطناعي على نطاق واسع، فإن فهم قدرات توسيع ذاكرة CXL يحدد ما إذا كانت الأنظمة قادرة على التعامل مع أعباء العمل من الجيل التالي دون ترقيات مستمرة للأجهزة.

كيف يعمل توسيع ذاكرة CXL فعلياً

يعمل CXL كبروتوكول ربط متماسك مع ذاكرة التخزين المؤقت يعمل عبر طبقات PCIe المادية القياسية. تحافظ التقنية على التماسك الكامل بين ذاكرات التخزين المؤقت لوحدة المعالجة المركزية وأجهزة الذاكرة الخارجية، مما يسمح للتطبيقات بالوصول إلى الذاكرة المتصلة بـ CXL بنفس نموذج البرمجة المستخدم مع ذاكرة DRAM المحلية.⁴ ثلاثة أنواع فرعية من البروتوكولات تتعامل مع تفاعلات الأجهزة المختلفة: CXL.io يدير معاملات نمط PCIe، وCXL.cache يمكّن الأجهزة من تخزين ذاكرة المضيف مؤقتاً، وCXL.mem يسمح للمضيفين بالوصول إلى الذاكرة المتصلة بالجهاز.⁵

أجهزة توسيع الذاكرة، المصنفة كـ CXL Type-3، تربط وحدات DDR5 بالخوادم من خلال فتحات PCIe أو تنسيقات EDSFF. وحدات تحكم CXL الحديثة تضيف ما يقارب 70 نانوثانية من زمن الاستجابة مقارنة بذاكرة DRAM المتصلة مباشرة.⁶ على الرغم من أن هذا كبير، إلا أن زمن استجابة ذاكرة CXL يظل أسرع بـ 20 إلى 50 مرة من تخزين NVMe، مما يملأ طبقة أداء حرجة بين الذاكرة المضيفة السريعة والوصول البطيء للقرص.⁷

تطور المواصفات تسارع بشكل ملحوظ. CXL 2.0 قدم تجميع الذاكرة، مما يسمح لعدة مضيفين بالوصول إلى أجهزة ذاكرة مشتركة مع تخصيصات مميزة.⁸ CXL 3.0 مكّن الذاكرة المشتركة الحقيقية، حيث يصل عدة مضيفين في وقت واحد إلى نفس قطاع الذاكرة مع رؤى بيانات متسقة.⁹ إصدار نوفمبر 2025 من CXL 4.0 ضاعف عرض النطاق الترددي من 64GT/s إلى 128GT/s مع الحفاظ على تنسيق FLIT بحجم 256 بايت، مما يتيح ما يصل إلى 1.536TB/s من إجمالي عرض النطاق الترددي ثنائي الاتجاه على روابط x16 من خلال ميزة المنافذ المجمعة الجديدة.¹⁰

تجميع الذاكرة يحول اقتصاديات الخوادم

معماريات الخوادم التقليدية تجبر المشغلين على مقايضات صعبة. متطلبات الذاكرة تتفاوت بشكل كبير بين أعباء العمل، ومع ذلك تُشحن الخوادم بتكوينات DRAM ثابتة. الذاكرة تشكل في المتوسط حوالي 30% من قيمة الخادم في 2022 والتوقعات تدفع هذا الرقم فوق 40% بحلول 2025.¹¹ المؤسسات بشكل روتيني تفرط في توفير الذاكرة للتعامل مع أحمال الذروة، تاركة ذاكرة DRAM باهظة الثمن معطلة خلال فترات الاستخدام المتوسط.

تجميع ذاكرة CXL يغير المعادلة جذرياً. عدة خوادم تتشارك الوصول إلى مجمعات ذاكرة مركزية، وتخصص السعة ديناميكياً بناءً على متطلبات عبء العمل في الوقت الفعلي. وجدت مايكروسوفت أن اعتماد تجميع الذاكرة القائم على CXL يمكن أن يخفض إجمالي الذاكرة المطلوبة بحوالي 10%، مما يحقق انخفاضاً بنسبة 5% في التكلفة الإجمالية للخادم.¹² تقدر SMART Modular Technologies أن إقران وحدات DIMM الأرخص مع بطاقات CXL الإضافية يوفر ما يصل إلى 40% لتكوينات الذاكرة بسعة 1 تيرابايت مقارنة بالترقية إلى معالجات تدعم المزيد من ذاكرة RAM.¹³

أنظمة DRAM-CXL الهجينة تحقق 95-100% من إنتاجية إعدادات DRAM النقية مع خفض تكاليف الذاكرة بنسبة 50% من خلال الضغط والتجميع الفعال.¹⁴ الحالة الاقتصادية تتعزز مع بقاء أسعار الذاكرة مرتفعة بسبب استهلاك طلب HBM لقدرة إنتاج DRAM. ارتفاع تكاليف DRAM يدفع المؤسسات نحو برامج كفاءة الذاكرة وحلول التوسع القائمة على CXL كبدائل لترقيات الذاكرة المكلفة.¹⁵

أعباء عمل استدلال الذكاء الاصطناعي تدفع اعتماد CXL

استدلال نماذج اللغة الكبيرة يخلق الطلب الأكثر إلحاحاً على سعة الذاكرة الموسعة. متطلبات تخزين ذاكرة التخزين المؤقت KV تتناسب خطياً مع طول السياق، والنماذج الحديثة التي تدعم سياقات بملايين الرموز تولد أحجام ذاكرة تخزين مؤقت تتجاوز ذاكرة GPU بالكامل. تُظهر الأبحاث أن إدارة ذاكرة التخزين المؤقت KV المدعومة بـ CXL تحقق تحسيناً في الإنتاجية يصل إلى 21.9 ضعف، وانخفاضاً في استهلاك الطاقة لكل رمز بمقدار 60 ضعف، وكفاءة تكلفة إجمالية أفضل بمقدار 7.3 ضعف مقارنة بالتطبيقات الأساسية.¹⁶

عرضت XConn Technologies وMemVerge في مؤتمر Supercomputing 2025 كيف يمكن لأعباء عمل استدلال الذكاء الاصطناعي تفريغ ومشاركة موارد ذاكرة التخزين المؤقت KV الضخمة ديناميكياً عبر وحدات GPU ووحدات CPU. حقق العرض التوضيحي تحسينات في الأداء تتجاوز 5 أضعاف مقارنة بالتخزين المؤقت القائم على SSD أو تفريغ ذاكرة التخزين المؤقت KV القائم على RDMA.¹⁷ مقارنة بالبدائل القائمة على الشبكة، حقق مجمع ذاكرة CXL تسريعاً بمقدار 3.8 ضعف مقارنة بـ 200G RDMA وتسريعاً بمقدار 6.5 ضعف مقارنة بـ 100G RDMA لأعباء عمل الاستدلال.¹⁸

مجمعات ذاكرة CXL التجارية التي تصل إلى 100 تيرابايت أصبحت متاحة في 2025، مع عمليات نشر أكبر مخططة لعام 2026.¹⁹ عرضت Astera Labs في قمة OCP Global 2025 كيف تقضي وحدات تحكم Leo CXL Smart Memory على اختناقات البنية التحتية للذكاء الاصطناعي، محققة 3 أضعاف من نسخ LLM المتزامنة بإنتاجية أعلى وزمن استجابة أقل بـ 3 أضعاف مع CXL.²⁰ عرضت SK Hynix آلة ذكاء اصطناعي مركزها الذاكرة تربط عدة خوادم ووحدات GPU بدون الشبكات التقليدية، وتدعم مهام الاستدلال الموزعة من خلال تقنية الذاكرة المجمعة CXL.²¹

بالإضافة إلى الاستدلال، يفيد توسيع ذاكرة CXL أنظمة التوصيات وقواعد البيانات في الذاكرة وتحليلات الرسوم البيانية. نظام الذاكرة المفككة H3 Falcon من Micron القائم على CXL يحقق مكاسب في الأداء تصل إلى 20 ضعفاً لقواعد بيانات الرسوم البيانية.²² وحدات تحكم Leo CXL المقترنة بمعالجات AMD EPYC من الجيل الخامس توفر تحسينات في الأداء بنسبة 70% لنماذج التوصية القائمة على التعلم العميق.²³

مشهد وحدات تحكم CXL

ثلاث شركات تهيمن على إنتاج وحدات تحكم ذاكرة CXL: Astera Labs وMontage Technology وMicrochip. وحدات التحكم الخاصة بها تشغل وحدات الذاكرة من كل مصنع رئيسي لذاكرة DRAM.

تقود Astera Labs السوق بوحدات تحكم Leo CXL Smart Memory التي تدعم CXL 2.0 بسعة ذاكرة تصل إلى 2 تيرابايت لكل وحدة تحكم.²⁴ يطبق Leo بروتوكولات CXL.mem وCXL.cache وCXL.io، ويجري تداخل الأجهزة لتقديم ذاكرة مجمعة لأنظمة التشغيل، ويوفر ميزات RAS من خلال مجموعة إدارة COSMOS.²⁵ بطاقات A-Series الإضافية تمكن النشر بالتوصيل والتشغيل، بينما تطبيقات E-Series وP-Series تدعم التكامل المخصص. معاينة ذاكرة CXL من Microsoft Azure في نوفمبر 2025 تستخدم وحدات تحكم Leo، مما يمثل أول نشر سحابي عام لذاكرة متصلة بـ CXL في الصناعة.²⁶

شحنت Montage Technology أول وحدة تحكم موسع ذاكرة CXL (MXC) في العالم وتزود حالياً وحدات التحكم لـ Samsung وSK Hynix ومصنعي ذاكرة رئيسيين آخرين.²⁷ وحدة تحكم CXL 3.1 الخاصة بالشركة في سبتمبر 2025 (M88MX6852) تحقق معدلات نقل بيانات تصل إلى 64GT/s على تكوينات x8، وتدمج قناتين DDR5 بسرعات 8000MT/s، وتضيف فقط 70ns من زمن الاستجابة.²⁸ حزمة 25mm x 25mm تدعم كلاً من تنسيقات EDSFF E3.S وبطاقات PCIe الإضافية.²⁹ اجتازت Samsung وSK Hynix اختبار التوافق مع CXL 2.0 باستخدام شرائح Montage MXC.³⁰

دخلت Microchip مجال CXL بوحدة تحكم SMC 1000 8x25G التي تدعم تطبيقات توسيع الذاكرة وتجميعها. تدمج الشركة قدرات CXL في محفظتها الأوسع لاتصال الذاكرة إلى جانب شرائح مخزن الذاكرة ووحدات تحكم SPD hub.

منتجات وحدات الذاكرة من الموردين الرئيسيين

سلسلة CMM-D (CXL Memory Module - DDR5) من Samsung تمثل خط إنتاج CXL للشركة. CMM-D 2.0 يوفر سعات 128GB و256GB مع عرض نطاق ترددي يصل إلى 36GB/s، وتوافق CXL 2.0، ودعم PCIe Gen 5.³¹ تضع Samsung CMM-D كمكمل لوحدات DIMM المحلية الموجودة، مدعية توسيع سعة الذاكرة حتى 50% وزيادات في عرض النطاق الترددي حتى 100% مع خفض التكلفة الإجمالية للملكية.³² تم شحن عينات العملاء في 2025، مع استهداف متغيرات CXL 3.1 بنهاية العام.³³

عرضت SK Hynix عدة منتجات ذاكرة CXL في مؤتمر Supercomputing 2025. CMM-DDR5 تتعاون مع وحدات تحكم Montage لتوسيع سعة الذاكرة، بينما CMM-Ax (CXL Memory Module Accelerator) تدمج قدرات الحوسبة مباشرة في الذاكرة.³⁴ نشرت سحابة Petasus AI من SK Telecom وحدة CMM-Ax، مما يُظهر تطبيقات عملية للبنية التحتية للذكاء الاصطناعي.³⁵ تستعد SK Hynix لإنتاج وحدات تحكم CXL خاصة لـ CXL 3.0 و3.1، مما يقلل الاعتماد على السيليكون من الأطراف الثالثة.³⁶

طرحت Micron وحدات توسيع ذاكرة قائمة على CXL 2.0 باستخدام سعات DDR5 بحجم 96GB.³⁷ تضع الشركة ذاكرة CXL كتقنية حاسمة لسد الفجوة مع Samsung وSK Hynix في قطاع ذاكرة الخوادم عالية الهامش. نظام H3 Falcon من Micron يجمع بين الذاكرة المفككة القائمة على CXL ونظام الملفات FAMFS المدعوم من Linux لتسريع قواعد بيانات الرسوم البيانية.³⁸

دعم منصات الخوادم من Intel وAMD

وصلت معالجات AMD EPYC Genoa في 2022 مع دعم أصلي لأجهزة CXL Type-3، مما منح AMD تقدماً لعدة سنوات على Intel.³⁹ معالجات EPYC 9005 Turin الحالية تحافظ على توافق CXL عبر الخط بأكمله. معايير الأداء تُظهر مكاسب كبيرة: وحدات تحكم Leo CXL مع الجيل الخامس من AMD EPYC تحقق تحسينات في الأداء بنسبة 70% لنماذج التوصية وتمكن معماريات الذاكرة الهجينة التي تطابق 95-100% من أداء DRAM الأصلي.⁴⁰

رحلة Intel مع CXL كانت أكثر وعورة. الجيل الرابع من Xeon Scalable "Sapphire Rapids" أُطلق بدون دعم أجهزة CXL Type-3 على الرغم من تطبيق بروتوكول CXL الأساسي.⁴¹ وصل الدعم الرسمي لـ Type-3 مع الجيل الخامس "Emerald Rapids" منذ حوالي عام. معالجات Intel Xeon 6 تتضمن CXL Flat Memory Mode، وهي قدرة فريدة تعزز مرونة نسبة الحوسبة إلى الذاكرة دون التضحية بالأداء.⁴² أبرزت مايكروسوفت تحديداً قدرات Flat Memory Mode عند الإعلان عن معاينة CXL في Azure.⁴³

خوادم Lenovo ThinkSystem V4 مع معالجات Intel Xeon 6 تدعم ذاكرة CXL 2.0 بتنسيق E3.S 2T.⁴⁴ قادة الصناعة بما في ذلك Dell Technologies وHPE وASUS وInventec يبنون منصات متوافقة مع CXL 3.0، استعداداً لاعتماد أوسع للنظام البيئي.⁴⁵ توقعات DRAM خلف CXL تصل إلى ما يقارب 10% من ذاكرة DRAM للخوادم بحلول 2029.⁴⁶

CXL 4.0 يرسم مستقبل الخوادم متعددة الرفوف

إصدار مواصفات CXL 4.0 في نوفمبر 2025 يؤسس الأساس لمعماريات مراكز البيانات المفككة حقاً. مضاعفة عرض النطاق الترددي إلى 128GT/s عبر طبقات PCIe 7.0 المادية تعالج مخاوف الأداء التي حدت من الاعتماد المبكر.⁴⁷ المنافذ المجمعة تجمع عدة اتصالات مادية في مرفقات منطقية واحدة، مما يتيح عرض نطاق ترددي 768GB/s في كل اتجاه (1.536TB/s إجمالي) على تكوينات x16 مع الحفاظ على نماذج برمجية بسيطة.⁴⁸

دعم عرض الرابط الأصلي x2 يزيد من قدرات التفرع لطوبولوجيات تجميع الذاكرة. إصدارات CXL السابقة دعمت فقط x2 كوضع احتياطي لفشل الممرات؛ CXL 4.0 يحسن x2 بالكامل للأداء مثل العروض من x4 إلى x16.⁴⁹ دعم النطاق الممتد من خلال ما يصل إلى أربعة معيدات توقيت يمكّن تكوينات متعددة الرفوف بدون تدهور الإشارة.⁵⁰

أنظمة CXL 4.0 متعددة الرفوف قد تُنشر في أواخر 2026 إلى 2027.⁵¹ تحافظ المواصفات على التوافق العكسي مع جميع إصدارات CXL السابقة، مما يحمي الاستثمارات في معدات CXL 2.0 و3.x الموجودة.⁵² مع توقع نضج نظام CXL 3.0 البيئي خلال 2025، ستبدأ مراكز البيانات في اعتماد معماريات حيث تنفصل الذاكرة والحوسبة، وتتجمع، وتُعاد تخصيصها ديناميكياً بحلول 2026.⁵³

بناء مجموعة بنية CXL التحتية

نشر توسيع ذاكرة CXL يتطلب تنسيق النظام البيئي فيما وراء

[تم اقتطاع المحتوى للترجمة]