CoWoS et packaging avancé : comment l'architecture des puces façonne la conception des centres de données

Mis à jour le 11 décembre 2025

Mise à jour de décembre 2025 : TSMC présente un refroidissement liquide direct sur silicium intégré à CoWoS atteignant une résistance thermique de 0,055°C/W pour un TDP de plus de 2,6 kW sur des interposeurs de 3 300 mm². NVIDIA s'assure plus de 70 % de la capacité CoWoS-L de TSMC pour 2025. Les volumes de GPU Blackwell augmentent de plus de 20 % par trimestre vers des volumes annuels dépassant 2 millions d'unités. Le packaging avancé devient la principale contrainte dans l'approvisionnement en accélérateurs IA.

TSMC a présenté son refroidissement liquide direct sur silicium intégré à sa plateforme CoWoS lors de la conférence IEEE ECTC 2025, atteignant une résistance thermique jonction-ambiant de 0,055 °C/W avec un débit de liquide de refroidissement de 40 ml/s — soit près de 15 % de mieux que le refroidissement liquide avec capot et matériaux d'interface thermique.[^1] La démonstration a validé un fonctionnement soutenu au-delà de 2,6 kW de TDP sur un interposeur massif de 3 300 mm² supportant plusieurs dies logiques et piles HBM. La technologie de packaging avancé est passée d'une préoccupation de fabrication de semi-conducteurs à un facteur déterminant de l'architecture d'alimentation et de refroidissement des centres de données.

NVIDIA s'est assuré plus de 70 % de la capacité de packaging avancé CoWoS-L de TSMC pour 2025, avec des volumes d'expédition de GPU d'architecture Blackwell augmentant de plus de 20 % chaque trimestre vers des volumes annuels dépassant 2 millions d'unités.[^2] Cette allocation de capacité reflète comment le packaging avancé est devenu la contrainte critique dans l'approvisionnement en accélérateurs IA. Les opérateurs de centres de données planifiant des investissements en infrastructure doivent comprendre comment la technologie de packaging affecte les systèmes qu'ils déploient, des exigences d'alimentation électrique aux demandes de refroidissement jusqu'aux facteurs de forme physiques.

Comprendre le packaging avancé

Le packaging avancé intègre plusieurs dies de silicium dans des boîtiers unifiés fonctionnant comme des puces uniques, permettant des capacités impossibles avec des conceptions monolithiques.

La technologie CoWoS expliquée

CoWoS (Chip-on-Wafer-on-Substrate) combine plusieurs dies sur un interposeur en silicium, qui se lie ensuite à un substrat de boîtier.[^3] L'interposeur en silicium présente des interconnexions métalliques haute densité et des vias traversant le silicium (TSV), fournissant une communication de données à très haute bande passante et faible latence entre les dies. Le résultat offre une efficacité énergétique améliorée, des performances thermiques optimisées et un encombrement compact essentiels pour les charges de travail IA, HPC et cloud.

Contrairement aux boîtiers traditionnels à puce unique, CoWoS permet une intégration hétérogène combinant SoC, GPU et piles de mémoire HBM dans un seul boîtier.[^3] L'intégration élimine les pénalités de bande passante et de latence liées à la communication entre les limites des boîtiers. La bande passante mémoire qui limite les performances IA augmente considérablement lorsque les piles HBM sont situées à quelques millimètres des dies de calcul plutôt qu'à travers un PCB.

Variantes CoWoS

NVIDIA a adopté le packaging avancé CoWoS-L, intégrant une couche de redistribution (RDL) avec un interposeur en silicium partiel (LSI).[^2] CoWoS-L améliore la taille et la surface de la puce en augmentant la densité de transistors, permettant l'empilement de davantage de mémoire à haute bande passante. Par rapport aux technologies CoWoS-S et CoWoS-R, CoWoS-L offre des performances supérieures, un meilleur rendement et une meilleure rentabilité.

CoWoS-S (interposeur en silicium) utilise un interposeur en silicium complet couvrant tous les dies. Cette approche fournit le pas d'interconnexion le plus fin mais contraint la taille du boîtier aux limites de fabrication des interposeurs en silicium. Les boîtiers CoWoS-S actuels atteignent environ 2,5 tailles de réticule.

CoWoS-R (interposeur RDL) remplace l'interposeur en silicium par une couche de redistribution organique, réduisant les coûts au détriment de la densité d'interconnexion. Cette technologie convient aux applications nécessitant de grands boîtiers où les interposeurs en silicium complets deviennent prohibitivement coûteux.

Technologies concurrentes

L'EMIB (Embedded Multi-die Interconnect Bridge) d'Intel connecte les chiplets à l'aide de minuscules ponts en silicium intégrés directement dans le substrat du boîtier, éliminant le besoin d'un grand interposeur en silicium.[^4] Cette approche réduit à la fois les coûts et la complexité thermique par rapport aux solutions à interposeur complet. L'EMIB convient aux conceptions où les dies communiquent par paires plutôt que de nécessiter une connectivité maillée complète.

La technologie Foveros d'Intel empile verticalement les dies à l'aide de vias traversant le silicium ou de liaison directe cuivre.[^4] L'empilement 3D offre une haute densité d'interconnexion et une intégration de nœuds hétérogènes au prix de considérations thermiques et de rendement plus strictes. La gestion thermique devient particulièrement difficile lorsque les dies générateurs de chaleur sont empilés verticalement.

Le CoWoS-L de TSMC reste l'option principale pour les GPU IA haute performance et les accélérateurs à forte charge HBM malgré les alternatives concurrentes.[^4] La maturité de production de cette technologie et ses performances prouvées aux niveaux de puissance des accélérateurs IA en font le choix par défaut pour les conceptions de pointe.

Implications thermiques

Le packaging avancé concentre la génération de chaleur d'une manière qui remet en question les approches de refroidissement traditionnelles.

Défis de densité de puissance

Un boîtier CoWoS de 3 300 mm² dissipant plus de 2,6 kW représente des densités de puissance nécessitant un refroidissement sophistiqué au-delà des capacités du refroidissement par air.[^1] La puissance se concentre dans les dies de calcul qui occupent une fraction de la surface totale du boîtier, créant des points chauds thermiques que la densité de puissance moyenne du boîtier sous-estime.

Les piles HBM entourant les dies de calcul génèrent une chaleur supplémentaire tout en nécessitant un contrôle de température pour maintenir la fiabilité de la mémoire. Les spécifications HBM limitent les températures de fonctionnement plus strictement que ce que tolèrent les dies logiques. Les conceptions de refroidissement doivent traiter à la fois les températures de pointe des dies logiques et les exigences thermiques distribuées de la HBM.

La progression des GPU de 300 W aux plus de 700 W de la génération actuelle et aux plus de 1 000 W anticipés pour la prochaine génération de boîtiers entraîne des changements fondamentaux dans l'architecture thermique des centres de données. Les approches de refroidissement par air qui géraient les générations précédentes ne peuvent pas évoluer vers les niveaux de puissance actuels sans pénalités acoustiques ou énergétiques inacceptables.

Intégration du refroidissement liquide direct

Le refroidissement liquide direct sur silicium de TSMC intègre des canaux microfluidiques directement dans la structure du silicium, contournant les matériaux d'interface thermique pour une impédance thermique quasi nulle.[^1] Le Si-Integrated Micro Cooler se lie par fusion à la face arrière de la puce, créant un contact thermique intime que les approches basées sur les TIM ne peuvent égaler.

Cette technologie permet un fonctionnement soutenu à des niveaux de puissance qui submergeraient les boîtiers avec capot et plaques froides externes. Les centres de données déployant des accélérateurs IA de nouvelle génération peuvent nécessiter ce niveau d'intégration thermique plutôt que de moderniser le refroidissement existant pour des charges de puissance plus élevées.

L'intégration au niveau du boîtier déplace la responsabilité du refroidissement vers les fabricants de semi-conducteurs et les fournisseurs de systèmes plutôt que vers les opérateurs de centres de données. Les organisations spécifiant une infrastructure IA doivent comprendre quelles solutions thermiques leurs systèmes choisis emploient et quelles exigences d'installation ces solutions imposent.

Exigences de refroidissement des installations

Le refroidissement liquide au niveau de la puce nécessite toujours un rejet de chaleur au niveau de l'installation. La charge thermique passe de la puce à la boucle de refroidissement puis à l'infrastructure de refroidissement du centre de données. Les conceptions d'installations doivent accommoder la distribution du liquide de refroidissement, les échangeurs de chaleur et le rejet final de chaleur, quelle que soit l'efficacité du couplage des puces au liquide de refroidissement.

Les racks haute densité permis par le packaging avancé peuvent concentrer plus de 100 kW dans des positions de rack uniques. Cette concentration crée des demandes de refroidissement localisées que les approches par rangée ou par salle ont du mal à traiter. Des échangeurs de chaleur sur porte arrière, des unités de refroidissement en rangée ou une infrastructure de refroidissement liquide direct sur puce deviennent nécessaires.

Les exigences en approvisionnement et traitement de l'eau augmentent avec le déploiement du refroidissement liquide. La qualité du liquide de refroidissement affecte à la fois les performances thermiques et la longévité des équipements. Les centres de données doivent soit prévoir un traitement de l'eau, soit spécifier des systèmes en boucle fermée qui minimisent les dépendances à la qualité de l'eau.

Considérations d'alimentation électrique

Les boîtiers avancés nécessitent des systèmes d'alimentation correspondant aux demandes de courant accrues et aux exigences de régulation de tension plus strictes.

Positionnement des régulateurs de tension

La fourniture de courant élevé aux boîtiers avancés bénéficie de régulateurs de tension positionnés près du boîtier. La courte distance réduit les pertes résistives et améliore la réponse transitoire lorsque la demande de puissance change rapidement. Les conceptions de cartes placent de plus en plus les VRM immédiatement adjacents aux boîtiers GPU.

Les niveaux de courant atteignant des centaines d'ampères à des tensions inférieures à 1 V créent des exigences de distribution d'énergie difficiles. Le nombre de couches de PCB et les poids de cuivre augmentent pour transporter le courant sans perte excessive ni élévation de température. La complexité et le coût de conception des cartes augmentent parallèlement à la puissance des boîtiers.

La conception du réseau de distribution d'énergie (PDN) affecte à la fois l'efficacité en régime permanent et la stabilité transitoire. Les charges de travail IA présentent des transitions de puissance rapides au démarrage et à la fin des calculs par lots. Le PDN doit fournir des pics de courant sans chutes de tension causant des erreurs.

Infrastructure électrique des installations

L'infrastructure électrique des centres de données doit accommoder à la fois les augmentations de puissance totale et les augmentations de densité de puissance. Un rack nécessitant 100 kW a besoin d'une infrastructure électrique que peu d'installations prévoient par défaut. La capacité des canalisations électriques, les spécifications des PDU et le nombre de circuits de dérivation nécessitent tous une validation par rapport aux plans de déploiement réels.

L'efficacité énergétique au niveau de l'installation affecte significativement le coût total de possession. Les boîtiers avancés atteignant de meilleures performances par watt réduisent les charges de refroidissement parallèlement aux coûts de calcul. Cependant, l'avantage ne se réalise que si l'infrastructure de l'installation fonctionne efficacement sur la plage de puissance concernée.

Les systèmes d'alimentation de secours font face à de nouveaux défis avec l'infrastructure IA haute densité. La capacité des onduleurs et des générateurs doit correspondre à la charge de pointe de l'installation tout en fournissant une autonomie adéquate pour un arrêt progressif. Le coût en capital de l'alimentation de secours évolue avec la charge protégée, augmentant l'investissement en infrastructure.

Facteurs de forme physiques

Le packaging avancé affecte les facteurs de forme physiques à travers toute la hiérarchie du système.

Dimensions des boîtiers

Les contraintes de taille des interposeurs limitent le nombre de dies et de piles HBM pouvant tenir dans un seul boîtier. Les boîtiers CoWoS actuels couvrent plusieurs tailles de réticule, approchant les limites des équipements de fabrication. La croissance de la taille des boîtiers permet plus de capacité par boîtier mais pose des défis aux conceptions de sockets et de cartes.

La hauteur des boîtiers augmente avec le nombre de piles HBM. Chaque pile HBM ajoute une dimension verticale que les conceptions de sockets et de dissipateurs thermiques doivent accommoder. Les conceptions de systèmes équilibrant le nombre de boîtiers par rapport aux contraintes de hauteur font des compromis différents des générations précédentes.

Les motifs de matrice à billes (BGA) pour les boîtiers avancés comprennent des milliers de connexions pour l'alimentation, le signal et la masse. Les conceptions de sockets doivent contacter de manière fiable toutes les connexions tout en permettant le retrait du boîtier pour la maintenance. L'ingénierie mécanique des sockets à haut nombre de broches affecte la maintenabilité du système.

Conception des cartes et des systèmes

Les conceptions de cartes mères pour boîtiers avancés consacrent une surface substantielle à l'alimentation, aux canaux mémoire et aux interconnexions haute vitesse. L'espace de carte requis par boîtier peut limiter le nombre de boîtiers pouvant tenir sur une seule carte. Les conceptions de systèmes choisissent entre moins de grands boîtiers ou plus de petits boîtiers en fonction des exigences de charge de travail.

Les facteurs de forme des serveurs évoluent pour accommoder les exigences des boîtiers avancés. Les contraintes de hauteur dans les facteurs de forme standard 1U et 2U entrent en conflit avec les solutions de refroidissement pour les boîtiers haute puissance. Les conceptions de serveurs IA spécifiques priorisent les performances thermiques par rapport à la densité de rack.

La densité de puissance des racks augmente à mesure que les boîtiers deviennent plus performants dans des facteurs de forme constants. Les installations conçues pour 10-15 kW par rack constatent que l'infrastructure IA nécessite 50-100+ kW par rack. L'inadéquation entre l'infrastructure installée et les exigences de déploiement crée des situations de modernisation coûteuses.

Implications pour la chaîne d'approvisionnement

Les contraintes de capacité de packaging avancé affectent la disponibilité de l'infrastructure IA et les horizons de planification.

Allocation de capacité

TSMC prévoit d'étendre huit installations CoWoS à court terme, y compris des installations au ChiaYi Science Park et des sites Innolux acquis.[^5] Les fournisseurs d'équipements de semi-conducteurs confirment que TSMC et les acteurs non-TSMC, notamment ASE, Amkor et UMC,

[Contenu tronqué pour la traduction]